Переключение Serial RapidIO Gen2

Minecraft сериал Переключение детей 3 серия (June 2019).

$config[ads_text] not found
Anonim

Вот некоторые из методов проектирования, используемых при сопряжении высокоскоростной цифровой коммутационной ткани с аналоговыми SerDes

ПО ТРЕВОРУ ХИАТТ
IDT, Сан-Хосе, Калифорния
//idt.com

Спецификация Serial RapidIO Gen2 включает значительные улучшения для физических, логических и транзакционных уровней. Спецификация физического уровня удвоила производительность каждой полосы до 6, 25 Гбод и удвоила целевое расстояние передачи до 100 см FR4 и двух разъемов, одновременно уменьшив частоту ошибок бит (BER) на три порядка (до 10 -15 ).

В этой статье описываются некоторые из методов проектирования, используемых при разработке цифровой коммутационной аппаратуры Gen2 емкостью 240 Гбит / с, а также аналоговых SerDes и высокоскоростной упаковки для соответствия строгим высокопроизводительным спецификациям Serial RapidIO Gen2, обеспечивая при этом высокоскоростной аналоговый не влияет на высокопроизводительное цифровое ядро ​​(или обратное) устройств Gen2. В статье также объясняются некоторые из последствий использования в переходе на производительность Serial RapidIO Gen2 SerDes.

Улучшения на физическом уровне

Спецификация физического уровня Gen2 включает в себя новые ширины полосы порта 2x, 8x и 16x для дополнения 1x и 4x от спецификации Gen1. Многие конечные и коммутационные устройства, которые вышли на рынок, поддерживают порты 4x, 2x и 1x для пропускной способности до 20 Гбит / с, что более чем удваивает емкость 10 Gigabit Ethernet-решений и превосходит PCI Express Gen2 на 25%.

Спецификация Serial RapidIO Gen2 охватывает все классические электрические спецификации для коротких, средних и длинных передатчиков и приемников, включая маски для глаз, где это необходимо. Спецификация Gen1 не требовала какого-либо уравнивания, и некоторые производители выбирали опцию для выравнивания. Однако спецификация Gen2 требует выравнивания в 6, 25 Гбод для всех приложений. В 5 Gbaud это, скорее всего, понадобится для длительного доступа, и является необязательным для короткого и среднего охвата. При длине до 6, 25 Гбод, нет маски глаза приемника, потому что в конце канала не может быть глаз. Это имеет явные последствия для того, что пользователь в лаборатории может сделать, чтобы определить целостность сигнала, наблюдаемую на принимающем устройстве.

Генерация и проверка шаблонов SerDes (например, передача шаблона псевдослучайной последовательности битов (PRBS) и проверка его в приемнике) не требуется в спецификации Serial RapidIO, хотя некоторые поставщики устройств используют эти запатентованные наборы функций. Одна характеристика характеристики BER, новая в Serial RapidIO Gen2, является счетчиками ошибок декодирования на каждой полосе 8b / 10b. Хотя ошибки нескольких бит в данной группе кода могут не учитываться, ошибки на этом уровне, скорее всего, указывают на сильно ухудшенную линию. Вместо этого этот счетчик дает очень хорошее представление об истинном BER для разумно здоровых линий с BER приблизительно 10 -9 или лучше.

SerDes: выравнивание, масштабируемость, тестирование BER

IDT, ведущий поставщик коммутаторов Serial RapidIO, недавно объявил о доступности коммутаторов CPS-1848 и CPS-1616 Gen2. Чтобы соответствовать строгим спецификациям Serial RapidIO Gen2, IDT разработала приемник 6.25-Gbaud, который использует непрерывное выравнивание по времени (CTE) и выравнивание обратной связи по решениям (DFE).

CTE обеспечивает один ноль для усиления усиления интересующей частоты, например, половину скорости передачи). Это активное усиление, но выполняется пассивно на всех полученных битах. Этот импульс в данной полосе повышает коэффициент усиления принимаемого сигнала, одновременно уменьшая коэффициент усиления шума.

Также был применен DFE с пятью кранами. DFE обеспечивает очень избирательное усиление, одновременно уменьшая шум при повышении сигналов. DFE используется для компенсации межсимвольной интерференции (ISI) - отрицательное воздействие на каждый новый бит ранее переданными битами. DFE активно смотрит на предыдущую историю бит бит (в данном случае, до четырех предыдущих бит) и возвращает решение, основанное на этой истории, о том, как увеличить каждый бит. Таким образом, приемник может удалить частотный эффект ISI, который в противном случае повлиял бы на следующий входящий сигнал.

Рисунок 1. Классическое описание воздействия управляющей силы привода и предварительного акцента на сигнал, полученный в конце объединительной платы. Исходный уровень - верхний левый. Увеличение прочности привода и предварительный упор на 20% - верхний правый. 30% предварительного акцента слева внизу. 40% предварительного акцента справа внизу.

Для минимизации мощности были разработаны различные проектные реализации и функции. Например, передатчик обеспечивает большую степень управления поворотом (мощность привода и предварительный упор). Пользователь не должен придерживаться того, что требуется в стандарте за счет BER. В приемнике часы с половинной скоростью обеспечивают значительную экономию энергии. Эта архитектура разбивает путь приема данных на четные и нечетные биты, а затем использует часы, работающие на половине тактовой частоты.

Примечательно, что схема DFE также была сконструирована таким образом, чтобы поддерживать этот разделенный путь передачи данных и архитектуру с половинной тактовой частотой. Что касается DFE, функции минимизации мощности включают в себя возможность отключения неиспользуемых кранов.

Чтобы минимизировать шум на SerDes, разделительные колпачки использовались для заполнения всего доступного пространства кремния для уменьшения шума от цифровой логики. Кроме того, дифференциальное распределение часов использовалось для эталонных часов для всех PLL-устройств устройства, а также из схемы этих ФАПЧ на каждой полосе. Дифференциальное распределение часов улучшает помехоустойчивость часов. Кроме того, SerDes изолировался на физическом расстоянии от цифрового ядра, сводя к минимуму шум цифрового коммутации на аналоговой схеме.

Обеспечение правильного высокоскоростного сигнала

В 6.25 Gbaud технология канала и дизайн все более критичны и связаны с приемопередатчиком. Действительно, с такой скоростью спецификация Serial RapidIO Gen2 отдает предпочтение приемопередатчикам и каналам, совместимым с StatEye. Можно разработать приемопередатчик, совместимый с StatEye, против модели канала, совместимой со стандартом StatEye, и / или можно разработать канал, совместимый с StatEye, от модели приемопередатчика, совместимой с StatEye. Канал и трансивер неотделимы в соответствии со спецификациями.

Это имеет последствия вплоть до дизайна упаковки. IDT разработал пакеты переключателей с шариковой решеткой коммутаторов (FCBGA) для соответствия требованиям спецификации - сам пакет является частью канала, и его дизайн был выполнен по согласованию с самим чипом, с минимальной длиной следа BGA, пары парней тщательно согласованы и достигнуты характерные импедансы.

Чтобы гарантировать, что передаваемые сигналы не соединяются с полосами приемников, CPS-1848 имеет контакты изоляции заземления между выводами Tx и Rx (см. Рисунок 2). Кроме того, контакты питания разделяют каждую полосу, чтобы уменьшить сцепление с одной полосы в следующую. Индуктивность контура заземления сводится к минимуму путем обеспечения сердечника Vdd и земли в шахматной доске. Это позволяет легко применять развязывающие конденсаторы к вторичной стороне печатной платы.

Рисунок 2. В CP-1848 pPinout, . pPins кодируются цветом. C и ядро ​​шахматной доски, а также изоляция Tx и Rx.

Чтобы улучшить сигнализацию для высокоскоростных последовательных линий RapidIO, с помощью анти-пэдов используются для очистки сигнала через пэд от плоскости заземления на том же слое, что и пэд. Для снятия избыточной емкости зазор между противодами для лазера через прокладку увеличивается от 50 до 100 мкм, а для сердечника - с помощью прокладки от 100 до 150 мкм (см. Рисунок 3). Это может повлиять на улучшение обратных потерь на 12, 5 дБ на 5.0 ГГц, например.

Рисунок 3. Перед (слева) и после (справа) через расширение отверстия.

Чтобы минимизировать шум от цифрового ядра в высокоскоростных SerDes и PLL, устройство и пакет обеспечивают отдельные основные и аналоговые рельсы питания. Технический паспорт устройства требует, чтобы конструктор печатной платы хранил их отдельно. Специальное передающее устройство SerDes (Vddtx) работает на частоте 1, 2 В, хотя устройство изготовлено на основе основного ядра 1.0 В. Этот источник питания с напряжением 1, 2 В обеспечивает сильное разворот передачи, гарантируя, что характеристики передатчика Serial RapidIO удовлетворяются с запасом.

Рекомендации по использованию

Как упоминалось ранее, на длительный срок до 6, 25 Гбод, на приемнике не может быть глаз. При этих скоростях полосы, как правило, требуется осциллографы стоимостью 100 000 долл. США или более, чтобы проверить целостность сигнала.

Кроме того, выравнивание приемника может улучшить сигнал, наблюдаемый на приемнике. Поистине, то, что осциллограф видит снаружи устройства, может быть намного хуже, чем то, что видно фактической смерти, после выравнивания. При выравнивании приемника On-Die Scope становится очень полезным инструментом для просмотра того, что видит устройство.

В коммутаторах IDT Gen2 все используются для непрерывной съемки на уровне, которая является агностикой шаблона. Это может использоваться против любого произвольного шаблона, включая тестовые шаблоны PRBS-31, как указано в спецификации Serial RapidIO, а также протокол времени выполнения Serial RapidIO, в то время как пакеты перемещаются по ссылкам. On-Die Scope отлично подходит для быстрого черчения в лучших настройках передатчика и приемника, включая настройки выравнивания, просто наблюдая за лучшим открытием глаз.

Тестовый шаблон PRBS-31 может быть идеальным и строгим способом характеризации канала, но он имеет более широкий спектр битовых переходов, чем это было бы видно в стандартном протоколе Serial RapidIO во время выполнения. Как уже упоминалось ранее, генераторы шаблонов PRBS и шашки не требуются в спецификации Serial RapidIO. Время выполнения BER в системе Serial RapidIO будет ниже, чем то, что будет видно по шаблону PRBS. Определение системы времени выполнения BER, возможно, лучше обслуживается с помощью счетчиков ошибок декодирования Serial RapidIO Gen2 8b / 10b. ■